MANUFACTURE OF SEMICONDUCTOR DEVICE

Patent number: JP2050437 (A) Publication date: 1990-02-20 Inventor(s): MORI SEIICHI Applicant(s): TOSHIBA CORP

Classification:

- international: H01L21/3205; H01L21/336; H01L23/52; H01L29/423; H01L29/43; H01L29/49; H01L29/78; H01L21/02; H01L23/52; H01L29/40; H01L29/66; (IPC1-7): H01L21/3205; H01L21/336; H01L29/62; H01L29/784

Application number: JP19880200022 19880812 Priority number(s): JP19880200022 19880812

Abstract of JP 2050437 (A)

PURPOSE:To avoid the deterioration of the transistor characteristics by a method wherein a polycrystalline silicon layer is deposited on a gate electrode composed of a high melting point metal, its silicide or their polycide structure and the polycrystalline silicon layer is oxidized to form an oxide film thick enough to be a stopper of ion implantation on the gate electrode. CONSTITUTION:A polycrystalline silicon layer 106 from which an oxide film thick enough to be a stopper against ions at the time of ion implantation can be formed is deposited on a gate electrode composed of a high melting point metal, its silicide or their polycide structure. The polycrystalline silicon layer 106 is oxidized to form a sufficiently thick oxide film. Therefore, ions can be stopped by the formed thick oxide film.; With this constitution, in a semiconductor device employing the high melting point metal, its silicide or their polycide structure, the deterioration of the transistor characteristics caused by the piercing-through of the gate electrode by ions at the time of ion implantation in the manufacturing process can be avoided.

99日本国特許庁(TP)

00特許出願公開

⑩公開特許公報(A) 平2-50437

®Int. Cl. 5 H 01 L

識別記号 庁内整理委员

49公開 平成2年(1990)2月20日

21/336 21/3205

G

7638-5F

8422-5F 6824-5F 301 請求項の数 2 (全5頁) 審査請求 有

60発明の名称 半導体装置の製造方法

> 2015¢ 顧 昭63-200022 22出

顧 昭63(1988) 8月12日

他举 踞 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

而出 願 人 株式会补東芝 神奈川県川崎市幸区堀川町72番地 70代 理 人

弁理十 鈴汀 武彦 外2名

1. 発明の名称

半導体装置の制造方法

2. 特許請求の範囲

(1) ゲート電極が高融点金属またはそのシリサ イドまたはそれらのポリサイド構造で形成されて いるNOSPETにおいて、その高級点金属層またはそ のシリサイド脳またはそれらのポリサイド構造器 の上部にポリシリコン騒を形成し、この積層構造 展をパターニングしてゲート鐵板部を形成し、前 紀ポリシリコン猫を酸化し、このポリシリコン層

の少なくとも一部を酸化膜に変えることを特徴と する半導体装置の製造方法。

前記半導体装置の製造方法において、高融

点金属層またはそのシリサイド層またはそれらの

請求項(1)記載の半導体装置の製造方法。

ポリサイド構造層の上部に形成されるポリシリコ ン際に、増速酸化を起こす作用を持つ不鉱物が 1×1019cm³以上含まれることを特徴とする

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

この発明は薄いゲート酸化膜を有するHOSPETの 製造方法に関するもので、特にゲート電極に高融 点金属、そのシリサイドあるいはそれらのポリサ イド構造を用いた半導体装置の製造方法に関する

(従来の技術)

ものである。

従来、半導体装置において、装置の高速化の為 にゲート電極の抵抗を小さくすることがなされて いる。このゲート電極の抵抗を小さくするための 手段として、ゲート業権に従来のポリショッシん ら、高融点金属(タンタル、チタン、タングステ ン等)またはそのシリサイド、およびこれらの下 にポリシリコンを堆積した、いわゆるポリサイド

構造をゲート電極に用いることで、ゲート電極の 抵抗の低減を図ることがなされている。

このような上記の構成のゲート電極を有する MOSFETを製造する工程において、従来のポリシリ コンをゲート電極に用いた半導体装置の製造工程をグート電極形成後、このが一ト電極形成をマスクとして、ソースグドレイン領域に対するイオン注入、あるいはLDD(Lov Doped Dorein)領途を形成するためのイオン注入に入る行う。このような・分なイオンの正極値がなければならない。しから、耐足高階点をはイオンのようない。しから、明記高階点をではイオリンリコンに比較してイインの上がは、よれらの物質で構成されたゲート電極をイオンがよれらの物質で構成されたゲート電極をイオンがある。た。

従来、MOSPETの制造工程において、誤记のよう なイオン注入時に対するゲート電極のイオン突き 抜け防止のために、イオン単止能力の無力 リコンの場合でも、イオン注入前に酸化を行いゲート電極周囲およびその上部にシリコン砂ト機を 形成することが行われる。ポリシリコンゲート電 係には、多重の不能物がドーピングされており、 増速酸化が行われ、よって、ポリシリコンゲート 電極表面上にのみ厚い酸化模が形成でき、この厚い酸化膜がイオン注入のストッパーとなる。

しかし、ゲート電極を高融点金属、そのシリナイドまたはそれらのポリサイド構造で構成した場合、酸化レートが遅いため、イオンの不良なできない。即ち、イオンがゲート電極を突き抜けてトランジスク特性を劣化させてしまう。また、MOSFET ドリンジ イオンを接入する場合に用いられている ハッイン グリング イオンを接入する場合に用いられている ハッイン (世業) イオンよりもこの突き抜けを起こしゃす

高融点金属、そのシリサイドまたはそれらのポリサイド構造で構成されたゲート電極の表面上に 厚い酸化質を形成しようとすると、酸化時間が長くなり、シリコン半導体基板上にも厚い酸化機が 形成されてしまい、シリコン半導体基板のソース ドレイン領域に注入されるべきイオンが注入 れなくなり、また、熱料理工程も増えることから、

製造プロセス中の汚染等による不能物が不必要に 半導体基板中あるいはゲート電極中に無拡散され、 中はりトランジスタ特性を劣化させてしまう恐れ がある。

また、特にシリサイド面と、その下にポリシリコン窓を持つポリサイド構造器の場合、このシリリンイド層を酸化する 思、シリサイド隔 の たいし、これが酸素と反応リコンが表面に SiO2 (二酸化シリコンド層の表面に SiO2 (二酸化シリコンリ 対が表面に SiO2 (二酸化シリコンリカイド層の表面に SiO2 (二酸化シリコンリカイド層の からない、このシリナイドの ためらない まっと 動形が ためらない たいが あいたような ける さい はいり、ゲート 電陽下の酸化酶の耐圧が劣化する で 動作が 大きくなる。

上記のような突き抜けによるトランジスタ特性 の劣化は、MOSPBTのゲート酸化類が薄くなる程、 起こりやすく、従来、特にこのゲート酸化膜の厚 さが300人以下で開踏となっている。

(発明が解決しようとする課題)

この発明は上記のような問題に置みてみまれたもので、高端点金属、そのシリサイドまたはそれらのポリサイド構造で構成されたゲート電極とはいる事等において、ソース/ドレインの住人工程において、別記ゲート電極をこのイオンの控入工程において、同記ゲート電極をこのイオンが実き抜けることにより生じるトランジスタの特性劣化を防止できる事事を

[発明の構成]

(課題を解決する手段)

この発明による半導体装置の製造方法にあっては、高融点金属、そのシリサイドまたはそれらのリサイド構造のゲート環機の上源にポリシリコン間を埋役し、でート環機上にイオン注入のストッパーとしない。 たいまり いっこの 形 大力に 尿い酸 化額 をオン上 人工 程 時の イカン ストッパーとし、イオンのゲート 電機 実き 接切のストッパーとし、イオンのゲート 電機 実き 接げ

を防止する。

(作用)

(実施例)

以下、第1 図を参照して、この発明の一変維例 に無わる半導体装置の製造方法について説明する。 第1 図(4) 乃至第1 図(d) は、この発明に 係わる半導体装置の製造方法を製造工程層に示し た斯面図である。

第1図(a)において、シリコン半導体基板 101上にゲート絶縁膜としての酸化膜102を 倒えば200人成長後、第1のポリシリコン間 103を例えば1000人堆積し、続いて、シリ サイド版104を例えば3000人堆積し、さ らに、この発明に係わる第2のポリシリコン層 105を例えば500人堆積する。ゲート酸化粧 102は300人以下の場合、特に字当抜けが問 題となるが、必ずしも300人以下に殴る必要は ない。次に、必要に応じて第2のポリショコン無 105へ酸化を増速させる作用のある例えば As (ヒ素) イオン108をイオン注入しておく。こ こで、ポリシリコンはイオンの阻止能力が高く、 またAs(ヒ素)イオンは、他の原子のイオン に比較し、イオンの吹き抜けを起こしにくいの で、ポリシリコン脳105をAs (ヒ素) イオン 108が突き抜けることはない。

次に第1図(b)において、セルファラインエッチング法により、第2のポリシリコン暦105、

シリサイド暦 1 0 4 、第 1 のポリシリコン暦 1 0 3 、ゲート酸化酶 1 0 2 を順次エッチングする。

次に、第1回(c)において、第1回(b)の次態の設置の酸化を行うと、例えばAs(Ls (L来)が進入された第2のポリシリコン第10方を酸化すると、その解きはおおよそ2倍になる。本実施例では、500人ポリシリコンを難しているので、約1000人の態化腫が形成される。よって、シリコン半項体域数101よりも厚く、かつイオンの突き抜けに対し、光分な厚きを持つ酸化糖106が形成される。として、LDD用のN-型類は10を形成するために例えばP(りん)イオン注入109を、このLDD形成領域に対しイオン連入する。ここで、P(りん)イオン1109は、酸化糖106により処止され、ゲード福極部103、104への欠き抜けが粉止される。

次に、第1図(d)において、例えばCVD (Chemical Vagor Deposition)法により、全面に シリコン酸化類を増發し、異方性エッチングによ り、ゲート電極の関面にシリコン酸化膜が残るよ ウにエッチングしてシリコン酸 化膜のサイドの + ールスペーサ107を形成し、LDDN-型 新 110をカパーした後、例えばAs(ヒ素)イオン ト・酸 間域 111を形成ししDD構造 NOSFETが完成する。

本実施判では、LDD間違のN-型所域110 形成用のP(りん)イオン109のイオン注入工程時のP(りん)イオン109のゲート電極部への実も抜けを防止するための実経例を述べているが、この実・を制に限らずポリンリコン層を設化し、イオンのストッパーとなる酸化博を形成する工程は、程々の半導体整度の製造工程の上で最適な位置に配することや、また不純物拡散循域等に対して主人されるイオンの程順等は目的に応じて変えることは知識である。

このような構成によれば、シリサイド暦 1 0 4 の下に第1のポリシリコン暦 1 0 3 を持ついわゆ

特期平2-50437(4)

るポリサイド構造のゲート電極の上部に必要に 応じて増速酸化作用のあるAs (ヒ素) イオン 108をイオン注入した第2のポリシリコン區 105を堆積、酸化することにより、イオンの注 人に対し、イオンのストッパーとなりうる充分な 厚さを持つ酸化膿106が形成されることにより、 LDD構造のN - 整領域形成用のP (りん) イオ ン109注入工程において、イオンのゲート電極 突き抜けのストッパーとなり、ゲート電極のイオ ン突き抜けによるトランジスタ特性の劣化を防止 また、酸化中のSi(シリコン)が、 上部ポリシリコン層から供給されるため、特にポ リサイド構造の場合に、下地のポリシリコンから のSi(シリコン)供給量を低くできるので、ゲ - ト酸化膜の耐圧劣化も防止できる。 [発明の効果]


本発明による半導体装置の製造方法では、ゲート電極におけるイオンの実き抜けを起こしやすい イオンの注入工程の前に酸化工程を挿入すること により、ゲート電極上に厚い酸化酶を形成し、こ 4. 図面の簡単な説明


類1図 (a) 乃至第1図 (d) は、この発明に 係わる半導体装置の製造方法について、製造工程 順に示した断面図である。


101 … シリコン半導体基数、102 … ゲート 総経職、103 … 第1のボリシリコン筋、104 … シリナイド筋、105 … 第2のボリシリコン筋の酸化酶、107 … サイドウォール、108 … A 1 (と裏) イオン、109 … P(りん) イオン、110 … LDDN ~ 整備域、111 … ソース/


ドレインN+型領域。

出版人代理人 弁理士 鈴 江 武 彦









-229-